(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公別番号

特開平10-133218

(43)公開日 平成10年(1998)5月22日

(51) Int.Cl.⁶

識別配号

G02F 1/1345

FΙ

G 0 2 F 1/1345

審査請求 未請求 請求項の数6 OL (全 19 頁)

(21)出願番号

特願平8-291458

(22)出願日

平成8年(1996)11月1日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233088

日立デバイスエンジニアリング株式会社

千葉県茂原市早野3681番地

(72)発明者 井岡 淳二

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(72)発明者 斉藤 三津夫

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(74)代理人 弁理士 中村 純之助


最終頁に続く

(54) 【発明の名称】 テープキャリアパッケージを実装した機器および液晶表示装置

(57)【要約】

く、グランド線や電源線の面積を十分確保し、EMI対策を強化するとともに、該回路基板の幅を縮小し、したがって、小型化、軽量化、大画面化、および表示品質の安定化を実現できる液晶表示装置等の機器を提供する。【解決手段】各テープキャリアパッケージTCPの端子はらけ防止用ベースフィルムBF2にグランド線GNDを形成し、ベースフィルムBF2をその長辺方向にていた類とし、複数枚のテープキャリアパッケージTCPを回路基板PCB1の長辺に沿って配列し、折り返した互いに隣接するベースフィルムBF2の一部を重ね合わせて実装し、端子TTBの伸長方向と垂直方向に伸びる隣接する各グランド線GNDどうしを電気的に接続するともに、回路基板PCB1のパッドGNPADに電気的に接続した。

【課題】液晶駆動用回路基板の層数を増加することな



1

【特許請求の範囲】

【請求項1】1Cチップを搭載したテープキャリアパッ ケージを実装した機器において、前記テープキャリアパ ッケージの端子のばらけ防止用ベースフィルムに、配線 を形成したことを特徴とする機器。

【請求項2】 I Cチップを搭載したテープキャリアパッ ケージにより、液晶表示パネルと回路基板とを電気的に 接続した液晶表示装置において、前記テープキャリアパ ッケージの端子のばらけ防止用ベースフィルムに、配線 を形成したことを特徴とする液晶表示装置。

【請求項3】前記ばらけ防止用ベースフィルムを、その 長辺方向に沿って折り返し、

複数枚の前記テープキャリアパッケージを、前記回路基 板の長辺に沿って配列し、

前記折り返した互いに隣接する前記ばらけ防止用ベース フィルムの一部を重ね合わせて実装し、

前記端子の伸長方向と横切る方向に伸びる隣接する前記 各配線どうしを電気的に接続するとともに、前記回路基 板に電気的に接続したことを特徴とする請求項2記載の 液晶表示装置。

【請求項4】前記ばらけ防止用ベースフィルムと前記配 線の両方に一致して設けた貫通穴を介して、前記各配線 どうしを半田付けにより前記回路基板に電気的に接続し たことを特徴とする請求項3記載の液晶表示装置。

【請求項5】 I Cチップを搭載したテープキャリアパッ ケージにより、液晶表示パネルと回路基板とを電気的に 接続した液晶表示装置において、

前記テープキャリアパッケージの端子のばらけ防止用べ ースフィルムに、配線を形成し、

前記ばらけ防止用ベースフィルムを、その長辺方向に沿 って折り返し、

複数枚の前記テープキャリアパッケージを、前記回路基 板の長辺に沿って配列し、

前記折り返した互いに隣接する前記ばらけ防止用ベース フィルムの一部を重ね合わせて実装し、

前記端子の伸長方向と横切る方向に伸びる隣接する前記 各配線どうしを、前記ばらけ防止用ベースフィルムと前 記配線の両方に一致して散けた貫通穴を介して、半田付 けにより前記回路基板に電気的に接続したことを特徴と する液晶表示装置。

【請求項6】前記配線が、グランド線、電源線、あるい は信号線であることを特徴とする請求項1、2、または 5 記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ICチップを搭載 したテープキャリアパッケージを実装した機器、および 液晶駆動用ICチップを搭載したテープキャリアパッケ ージにより液晶表示パネルと液晶駆動用回路基板とを電 気的に接続した液晶表示装置に関する。

[0002]

【従来の技術】テープキャリアパッケージを実装した機 器として、液晶表示パネルと液晶駆動用回路基板とを、 液晶駆動用ICチップを搭載したテープキャリアパッケ ージにより電気的に接続した液晶表示装置を例に挙げて 説明する。

【0003】液晶表示装置(すなわち、液晶表示モジュ ール)は、例えば、表示用の透明画素電極と配向膜等を それぞれ積層した面が対向するように所定の間隙を隔て て2枚のガラス等からなる透明絶縁基板を重ね合わせ、 該両基板間の周縁部に枠状(ロの字状)に設けたシール 材により、両基板を貼り合わせるとともに、シール材の 一部の切り欠け部である液晶封入口から両基板間のシー ル材の内側に液晶を封止し、さらに両基板の外側に偏光 板を設けてなる液晶表示パネル(すなわち、液晶表示素 子、LCD:リキッド クリスタル ディスプレイ(Liqui d Crystal Display)) と、液晶表示パネルの下に配置さ れ、液晶表示パネルに光を供給するバックライトと、液 晶表示パネルの外周部の外側に配置した液晶駆動用回路 20 基板と、バックライトを収納、保持するプラスチックモ ールド成型品である下側ケースと、前記各部材を収納 し、表示窓があけられた金属製シールドケース等で構成 されている。

【0004】なお、液晶表示パネルと回路基板とは、液 晶駆動用IC(半導体集積回路)チップを搭載したテー プキャリアパッケージ(Tape Carrier Package:TCP と略称される)により電気的に接続されている。さらに 詳しくいうと、回路基板の多数の出力端子と、テープキ ャリアパッケージの多数の入力端子(すなわち、入力側 30 アウターリード)とは半田付けにより接続され、テープ キャリアパッケージの多数の出力端子(すなわち、出力 側アウターリード)と、液晶表示パネルの走査信号線あ るいは映像信号線の多数の入力端子(液晶表示パネルを 構成する一方の透明ガラス基板面上の端部に配列形成さ れている)とは異方性導電膜により接続されている。ま た、テープキャリアパッケージに搭載されたICチップ の多数の入力端子は、テープキャリアパッケージの多数 の出力側インナーリードと接続され、他方、該ICチッ プの多数の出力端子は、テープキャリアパッケージの多 40 数の入力側インナーリードと接続されている。なお、回 路基板としては、ガラスエポキシ等からなる固いいわゆ るプリント基板、あるいはポリイミド樹脂等からなる柔 軟なFPC等が使用可能である。

【0005】なお、このような液晶表示装置は、例えば 特開昭61-214548号公報や、実開平2-137 65号公報等に記載されている。

【0006】図17は、従来のテープキャリアパッケー ジの平面図、図18は図17の18-18切断線におけ る断面構造を示す図、図19は該テープキャリアパッケ 50 ージを液晶表示パネルの端子に接続した状態を示す要部

断面図である。

【0007】これらの図において、TCPはテープキャ リアパッケージ、CHIはテープキャリアパッケージT CPに搭載された液晶駆動用ICチップ、TTMはテー プキャリアパッケージTCPの出力端子、TTBはテー プキャリアパッケージTCPの入力端子、HLはテープ キャリアパッケージTCPを位置決めピンを用いて液晶 表示パネルPNLと端子合せするための位置決め穴であ る。出力端子TTM、入力端子TTBは例えばCuから なり、それぞれの内側の先端部(通称インナーリード) にはICチップCHIのボンディングパッドPADがい わゆるフェースダウンポンディング法により接続され る。端子TTB、TTMの外側の先端部(通称アウター リード)はそれぞれICチップCHIの入力および出力 に対応し、半田付けによりCRT/TFT変換回路・電 源回路SUP (図8参照) に、異方性導電膜ACFによ って液晶表示パネルPNLに接続される。テープキャリ アパッケージTCPは、その先端部が液晶表示パネルP NL側の接続端子DTMを露出した保護膜PSV1を覆 うように液晶表示パネルPNLに接続されており、した がって、外部接続端子DTM(GTM)は保護膜PSV 1かテープキャリアパッケージTCPの少なくとも一方 で覆われるので電触に対して強くなる。

【0008】BF1はポリイミド等からなるベースフィルム、BF2は所定のピッチで配置された複数本の入力 端子TTBを保持する(ばらけ防止用の)ポリイミド等からなるベースフィルムであり、PREはICチップC HIの封止用樹脂(モールドレジン)、SRSは半田付けの際、半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンSL の外側の上下透明ガラス基板SUB1、SUB2の隙間は洗浄後エポキシ樹脂EPX等により保護され、テープキャリアパッケージTCPと上部透明ガラス基板SUB2の間にはさらにシリコン樹脂SILが充填され、保護が多重化されている。

【0009】図19は、前述のように、テープキャリアパッケージTCPと液晶表示パネルPNLおよび液晶駆動用回路基板PCB1との電気的接続を示す要部断面図である。図19において、SLDは回路基板PCB1の出力端子の半田付け用ランド、SOLは半田付け用ランドSLDの上に設けられた半田層、OILはテープキャリアパッケージTCPの出力側インナーリード、IILはテープキャリアパッケージTCPの入力側インナーリードである。この図に示すように、回路基板PCB1の面上に配列形成された多数の出力端子の半田付け用ランドSLDと、テープキャリアパッケージTCPの多数の入力端子(入力側アウターリード)TTBとは、半田同ちにより接続されている。テープキャリアパッケージTCPの多数の出力端子(出力側アウターリード)TTMと液晶表示パネルPNLの多数の

入力端子DTMとは異方性導電膜ACFにより接続されている。また、テープキャリアパッケージTCPに搭載されたICチップCHIの多数の入力端子(ボンディングパッドPAD)は、テープキャリアパッケージTCPの多数の出力側インナーリードOILと接続され、ICチップCHIの多数の出力端子(ボンディングパッドPAD)は、テープキャリアパッケージTCPの多数の入力側インナーリードIILと接続されている。

[0010]

10 【発明が解決しようとする課題】液晶表示パネルの髙精 細化に伴って、液晶駆動用回路基板は高密度に配線さ れ、電子部品が高密度に実装される傾向にあるが、高密 度配線、高密度部品実装の多層回路基板の場合、該回路 基板の配線パターン形成のために許される面積が減少し ている。

【0011】液晶表示装置の小型化、軽量化のために、 回路基板の寸法を縮小化する場合、必要な配線領域を得 るには、該回路基板の層数を増やすか、あるいは幅の太 いグランド線または電源線の太さを細くすることが考え 20 られる。しかし、層数を増やすと、回路基板の単価が上 昇してしまい、層数を増やさない場合は、グランド線ま たは電源線の面積を十分確保することができない。

【0012】最近、液晶表示装置を表示部として組み込んだパソコン、ワープロ等の情報処理装置の外形寸法の小型化、軽量化、および大画面化のために、表示画面の周囲のいわゆる額縁部の幅が縮小化される傾向にある。液晶表示パネルの外周部の外側には回路基板が設置されるので、額縁部の縮小化のためには、回路基板の幅を縮小する必要がある。

【0013】また、グランド線が充分広く取れないと、装置外部から侵入したり、装置内部で発生する不要な輻射電波(すなわち、ノイズ)により、例えば安定した表示品質が得られなかったりする、EMI(エレクトロマグネティック インタフィアレンス(Electro Magnetic Interference)、すなわち、電磁波障害)を引き起こす問題がある。なお、液晶表示装置の駆動周波数は年々高くなっており、ノイズの防止は特に重要となっている。【0014】本発明の目的は、回路基板の層数を増加することなく、また、グランド線や電源線の面積を縮小することなく、その面積を十分確保し、EMI対策を強化するとともに、該回路基板の幅、すなわち、額縁部の幅を縮小し、したがって、小型化、軽量化、大画面化、および表示品質の安定化を実現できる機器および液晶表示装置を提供することにある。

[0015]

30

40

【課題を解決するための手段】前記課題を解決するために、本発明では、ICチップを搭載したテープキャリアパッケージにより、液晶表示パネルと回路基板とを電気的に接続した液晶表示装置あるいはテープキャリアパッケージを実装した他の機器において、前記テープキャリ

アパッケージの端子のばらけ防止用ベースフィルムに、 配線を形成したことを特徴とする。

【0016】また、前記ばらけ防止用ベースフィルムを、その長辺方向に沿って折り返し、複数枚の前記テープキャリアパッケージを、前記回路基板の長辺に沿って配列し、前記折り返した互いに隣接する前記ばらけ防止用ベースフィルムの一部を重ね合わせて実装し、前記端子の伸長方向と横切る方向に伸びる隣接する前記各配線どうしを電気的に接続するとともに、前記回路基板に電気的に接続したことを特徴とする。

【0017】また、前記ばらけ防止用ベースフィルムと前記配線の両方に一致して設けた貫通穴を介して、前記 各配線どうしを半田付けにより前記回路基板に電気的に 接続したことを特徴とする。

【0018】さらに、前記配線が、グランド線、電源線、あるいは信号線であることを特徴とする。

【0019】本発明では、各テープキャリアパッケージの端子ばらけ防止用ベースフィルムにグランド線、電源線、あるいは信号線の配線(すなわち、回路パターン)を形成し、該配線どうしを電気的に接続するとともに、回路基板の層数を増加することなく、グランド線や電源線の面積を十分確保することができる。したがって、EMI対策を強化するとともに、該回路基板の幅、すなわち、額縁部の幅を縮小することができ、その結果、液晶表示装置等の機器の小型化、軽量化、大画面化、および表示品質の安定化を実現することができる。

[0020]

【発明の実施の形態】以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する 図面で、同一機能を有するものは同一符号を付け、その 繰り返しの説明は省略する。

【0021】《アクティブ・マトリクス液晶表示装置》以下、本発明を適用したアクティブ・マトリクス方式のカラー液晶表示装置(すなわち、液晶表示モジュール)について詳細に説明する。

【0022】 【液晶表示モジュールの全体構成】図3は、液晶表示モジュールMDLの分解斜視図である。

【0023】SHDは金属板からなるシールドケース(メタルフレームとも称す)、WDは表示窓、INS1~3は絶縁シート、PCB1~3は回路基板(PCB1はドレイン側回路基板、PCB2はゲート側回路基板、PCB3はインターフェイス回路基板)、JNは回路基板PCB1~3どうしを電気的に接続するジョイナ、TCP1、TCP2はテープキャリアパッケージ、PNLは液晶表示パネル、GCはゴムクッション、ILSは遮光スペーサ、PRSはプリズムシート、SPSは拡散シート、GLBは導光板、RFSは反射シート、MCAは一体成型により形成された下側ケース(モールドケース)、LPは蛍光管、LPCはランプケーブル、GBは

蛍光管LPを支持するゴムブッシュであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュールMDLが組み立てられる。

【0024】モジュールMDLは、下側ケースMCA、シールドケースSHDの2種の収納・保持部材を有する。絶縁シートINS1~3、回路基板PCB1~3、液晶表示パネルPNLを収納、固定した金属製シールドケースSHDと、蛍光管LP、導光板GLB、プリズムシートPRS等からなるバックライトBLを収納した下10 側ケースMCAとを合体させることにより、モジュールMDLが組み立てられる。

【0025】図16は、液晶表示モジュールMDLを実装したノートブック型のパソコン、あるいはワープロの斜視図である。

【0026】 《テープキャリアパッケージTCPおよび その実装》図1は、本発明の一実施の形態のテープキャ リアパッケージTCPの要部概略平面図(下面図)であ る。

【0027】図1において、TCPはテープキャリアパ ッケージ、TTBはテープキャリアパッケージTCPの 20 入力端子、BF1はポリイミド等からなる柔軟なベース フィルム、BF2は同じくポリイミド等からなり、所定 のピッチで配置された複数本の入力端子TTBを保持す る該端子のばらけ防止用ベースフィルムであり、CHI はテープキャリアパッケージTCPに搭載された液晶駆 動用ICチップ、PREはICチップCHIの封止用樹 脂(モールドレジン)、GNDはばらけ防止用ベースフ ィルムBF2に設けたグランド線、GNDTはグランド 線GNDとICチップCHIとを接続する配線、SLT はベースフィルムBF2の実装時の折り返し部分に折り 30 曲げやすいように設けた2本のスリット、CH1、CH 2は実装時に互いに隣接するテープキャリアパッケージ TCPのグランド線GNDどうしを電気的に接続するた めに該グランド線GNDの両端部に設けた貫通穴、BH 1、BH2は同じく隣接するグランド線GNDどうしを 電気的に接続するために、貫通穴CH1、CH2の中心 と一致してベースフィルムBF2に設けた貫通穴であ る。

【0028】なお、本図では、テープキャリアパッケー 40 ジTCPの出力端子TTMや、ソルダレジスト膜SRSや、テープキャリアパッケージTCPを位置決めピンを用いて液晶表示パネルPNLと端子合せするための位置 決め穴HL等は図示省略してある(図17参照)。

【0029】入力端子TTB(出力端子TTM)は例えばCuからなり、それぞれの内側の先端部(通称インナーリード)にはICチップCHIのボンディングパッド(図18の符号PAD参照)がいわゆるフェースダウンボンディング法により接続される。

【0030】図2(a)は、図1に示したテープキャリ 50 アパッケージTCPを、液晶表示パネルPNLと駆動用

6

回路基板PCB1に実装した様子を示す概略断面図である。

【0031】図2(a)において、BPADはテープキ ャリアパッケージTCPの入力端子TTBが接続される 回路基板PCB1の出力端子のパッド、GNPADはグ ランド線GNDが接続されるパッド、SOLはパッドB PADと端子TTBとを接続し、およびパッドGNPA Dとグランド線GNDとを接続するための半田層、TT MはテープキャリアパッケージTCPの出力端子、DT Mは液晶表示パネルPNLの映像信号線の外部接続端 子、ACFはテープキャリアパッケージTCPの出力端 子TTMと液晶表示パネルPNLの入力端子DTMとを 電気的に接続する異方性導電膜である(図19参照)。 【0032】図2(b)は、図1に示した複数枚のテー プキャリアパッケージTCPの互いに隣接するベースフ ィルムBF2の一部を重ね合わせて配列実装した様子を 示す概略斜視図、(c)はベースフィルムBF2の重ね 合わせ部分の要部断面図である。

【0033】(b)において、OVLは隣接するベースフィルムBF2の重複部、(c)において、SRSは半田付けの際、半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。

【0034】本実施の形態では、図1に示すように、各 テープキャリアパッケージTCPのばらけ防止用ベース フィルムBF2に銅箔パターン等からなるグランド線G NDを形成している。また、図2(a)に示すように、 ベースフィルムBF2をその長辺方向に沿って折り返。 し、図2(b)に示すように、複数枚のテープキャリア パッケージTCPを回路基板PCB1の長辺に沿って配 列する。この際、折り返した互いに隣接するベースフィ ルムBF2の一部を重ね合わせて実装する。また、端子 TTB(およびTTM)の伸長方向と横切る方向(ここ では垂直方向)に伸びる隣接する各グランド線GNDど うしを電気的に接続するとともに、回路基板 P C B 1 の グランド線用のパッドGNPADに電気的に接続してあ る。なお、この電気的接続は、図2(c)に示すよう に、ベースフィルムBF2とグランド線GNDの両方に 一致して設けた貫通穴BH1、CH1およびBH2、C H2を介し、半田層SOLを用いた半田付けによる。な お、ここでは、図1に示すように、ベースフィルムBF 2に設けた貫通穴BH1、BH2の径は、すべて同じに してあるが、各テープキャリアパッケージTCPにおい て、グランド線GNDに設けた左側の貫通穴CH1の径 は、右側の貫通穴CH2の径より大きくしてある。すな わち、図2(c)に示すように、回路基板PCB1と接 続する下の貫通穴CH2を小さく、上の貫通穴CH1を 大きくすることにより、半田は大きい貫通穴CH1を通 り、小さい貫通穴CH2を抜けて回路基板PCB1の接 統用パッドGNPADと接続する。このとき、大小の貫 通穴CH1、CH2の穴回りの銅箔パターンと半田とが 接続し、穴壁のみの場合より接続面積が増える。また、回路基板PCB1側、すなわち、下側のテープキャリアパッケージTCPを抑える役目もする。さらに、テープキャリアパッケージTCPを回路基板PCB1と接続するときのずれが生じても、テープキャリアパッケージTCPどうしの接続不良が軽減できる。

8

【0035】なお、本実施の形態では、ベースフィルム BF2に設ける配線として、グランド線GNDを形成し たが、これに限らず、電源線や信号線を形成してもよい 10 ことはもちろんである。

【0036】本実施の形態では、テープキャリアパッケ ージTCPの端子ばらけ防止用ベースフィルムBF2に グランド線GND(あるいは電源線、信号線)を形成 し、各グランド線GNDどうしを電気的に接続するとと もに、回路基板PCB1と電気的に導通を取る構造とす ることにより、回路基板の層数を増加することなく、グ ランド線や電源線の面積を十分確保することができる。 したがって、安定した電源供給を行うことができ、EM Iを引き起こす不要な輻射電波が出射したり、あるいは 装置の外部から不要な輻射電波が侵入したりするのを低 *20* · 滅でき、EMI対策を強化できる。特に、本実施の形態 のように、ベースフィルムBF2にグランド線GNDを 設ける場合、ベースフィルムBF2を図2(a)に示す ように折り返し、回路基板PCB1とテープキャリアパ ッケージTCPとの電気的接続部をグランド線GNDで 覆う構成とすることにより、グランド線GNDによるシ ールドが可能となり、EMI対策が強化される。その結 果、液晶表示装置において、安定した表示品質が得られ るとともに、回路基板の幅、すなわち、額縁部の幅を縮 30 小できる。その結果、液晶表示装置の小型化、軽量化、 大画面化、および表示品質の安定化が実現できる。

【0037】《回路基板PCB1~3》図14は、表示パネルPNLと回路基板PCB1~3とがシールドケースSHD内に収納・実装された状態を示す下面図と各断面図、図15は、回路基板PCB1~3の下面図(PCB1と2にTCPが実装されてない状態を示し、PCB3は図14よりも詳細に示す)である。

【0038】CHI1、CHI2は表示パネルPNLを駆動させる駆動用IC(集積回路)チップ(図14の下40 側の5個は垂直走査回路側の駆動用ICチップ、左側の10個は映像信号駆動用回路側の駆動用ICチップ)である。TCP1、TCP2は図2、図13で説明したように駆動用ICチップCHIがテープ オートメイティド ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1、PCB2はそれぞれTCPやコンデンサCDS等が実装されたPCB(プリンテッド サーキット ボード)からなる回路基板である。FGPはフレームグランドパッド、JN3はドレイン側回路基板PCB1とゲート側回路基板PCB2とを電気50 的に接続するジョイナ、JN1、JN2はドレイン側回

路基板PCB1とインターフェイス回路基板PCB3とを電気的に接続するジョイナである。図3、図14に示すジョイナJN1~3は、複数のリード線(りん青銅の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持して構成される。なお、JN1~3は、FPC(フレキシブルプリンティドサーキット)を用いて構成することも可能である。

【0039】すなわち、表示パネルPNLの3方の外周 部には表示パネルPNLの回路基板PCB1~3が

「コ」の字状に配置されている。表示パネルPNLの1つの長辺(図14では左側)の外周部には表示パネルPNLの映像信号線(ドレイン信号線)に駆動信号を与える駆動用ICチップ(ドライバ)CHI1をそれぞれ搭載した複数個のテープキャリアパッケージTCP1を実装したドレイン側回路基板PCB1が配置されている。また、表示パネルPNLの短辺(図14の下側)の外周部には表示パネルPNLの起査信号線(ゲート信号線)に駆動信号を与える駆動用ICチップCHI2をそれぞれ搭載した複数個のテープキャリアパッケージTCP2を実装したゲート側回路基板PCB2が配置されている。さらに、表示パネルPNLのもう一方の短辺(図14の上側)の外周部にはインターフェイス回路基板(コントロール回路基板、コンバータ回路基板とも称す)PCB3が配置されている。

【0040】回路基板PCB1~3は、3枚の略長方形

状に分割されているので、表示パネルPNLと回路基板 PCB1~3との熱膨張率の差により回路基板PCB1 ~3の長軸方向に生じる応力(ストレス)がジョイナJ N1~3の簡所で吸収され、接続強度が弱いテープキャ リアパッケージTCPの出力リード(図2、図13のT TM)と液晶表示パネルPNLの外部接続端子(図13 のDTM(GTM))の剥がれが防止でき、さらに、テ ープキャリアパッケージTCPの入力リードの応力緩和 にも寄与し、熱に対するモジュールの信頼性を向上でき る。このような基板の分割方式は、さらに、1枚の 「コ」の字状基板に比べて、それぞれが四角形状の単純 な形状であるので1枚の基板材料から多数枚の基板PC B1~3が取得でき、プリント基板材料の利用率が高く なり、部品・材料費が低減できる効果がある(本例の場 合は、約50%に低減できた)。なお、回路基板PCB 1~3は、ガラスエポキシ樹脂等からなるPCB (プリ ンティドサーキットボード)の代わりに柔軟なFPC (フレキシブルプリンティドサーキット) を使用する と、FPCはたわむのでリード剥がれ防止効果をいっそ う高めることができる。また、分割しない一体型の 「コ」の字状のPCBを用いることもでき、その場合は 工数の低減、部品点数削減による製造工程管理の単純 化、回路基板間ジョイナの廃止による信頼性向上に効果

がある。

【0041】3枚の回路基板PCB1~3の各グランド 線に接続されたフレームグランドパッドFGPは、図1 5に示すように、それぞれ5個、4個、3個設けられ、 合計12個設けてある。回路基板が複数に分割されてい る場合、直流的には駆動用回路基板のうち少なくとも1 箇所がフレームグランドに接続されていれば、電気的な 問題は起きないが、高周波領域ではその箇所が少ない と、各駆動用回路基板の特性インピーダンスの違い等に より電気信号の反射、グランド線の電位が振られる等が 10 原因で、EMIを引き起こす不要な輻射電波の発生ポテ ンシャルが高くなる。特に、薄膜トランジスタを用いた アクティブ・マトリクス方式のモジュールMDLでは、 高速のクロックを用いるので、EMI対策が難しい。こ れを防止するために、複数に分割された各回路基板毎に 少なくとも1箇所でグランド線(交流接地電位)をイン ピーダンスが十分に低い共通のフレーム(すなわち、シ ールドケースSHD)に接続する。これにより、髙周波 領域におけるグランド線が強化されるので、全体で1箇 所だけシールドケースSHDに接続した場合と比較する と、本例の12箇所の場合は輻射の電界強度で5dB以 上の改善が見られた。

【0042】シールドケースSHDのフレームグランド 用爪FGNは、前述のように、金属の細長い突起で構成 され、折り曲げることにより容易に回路基板PCB1~3のフレームグランドパッドFGPに接続でき、接続用 の特別のワイヤ (リード線) が不要である。また、爪FGNを介してシールドケースSHDと回路基板PCB1~3とを機械的にも接続できるので、回路基板PCB1~3の機械的強度も向上することができる。

【0043】従来は、EMIを引き起こす不要な輻射電 波の発生を抑えるために、信号波形をなまらせるための 複数個の抵抗・コンデンサが、信号源集積回路の近く、 あるいは信号の伝送経路の途中などに分散して配置され ていた。したがって、信号源集積回路の付近やテープキ ャリアパッケージ間などに、該抵抗・コンデンサを設け るためのスペースが何箇所も必要なため、デッドスペー スが大きくなり、電子部品を高密度に実装することがで きなかった。本例では、図14に示すように、EMI対 策用の複数個のコンデンサ・抵抗CRが、インターフェ イス回路基板PCB3に設けた信号源集積回路TCON から遠い、また、信号源集積回路TCONからの信号を 受信するドレイン側回路基板PCB1の駆動用ICチッ プCHI1よりもさらに遠い、複数個の駆動用ICチッ プCHIIの信号流れ方向の下流側のドレイン側回路基 板PCB1の端部に集中して配置してある。したがっ て、分散して配置するのに比べ、デッドスペースを低減 することができ、電子部品を高密度に実装することがで きる。したがって、モジュールMDを小型化、軽量化す ることができ、製造コストを低減することができる。

50 【0044】 《マトリクス部の概要》 図4は本発明が適

用可能なアクティブ・マトリクス方式カラー液晶表示装 置の一画素とその周辺を示す平面図、図5はマトリクス の画素部、すなわち、図4の5b-5b切断線における 断面を中央(b)にして、左側(a)に液晶表示パネル (すなわち、液晶表示素子。LCD) の角付近、すなわ ち、図11の12-12切断線における断面と、右側 (c) に映像信号駆動用回路が接続されるべき映像信号 端子部(外部接続端子DTM)付近の断面を示す図であ る。

【0045】図4に示すように、各画素は隣接する2本 の走査信号線(ゲート信号線または水平信号線)GL と、隣接する2本の映像信号線(ドレイン信号線または 垂直信号線) DLとの交差領域内(4本の信号線で囲ま れた領域内)に配置されている。各画素は薄膜トランジ スタTFT、透明画素電板ITO1および保持容量素子 Caddを含む。走査信号線GLは列方向に延在し、行方 向に複数本配置されている。映像信号線DLは行方向に 延在し、列方向に複数本配置されている。

【0046】図5に示すように、液晶しCを基準に下部 透明ガラス基板SUB1側には薄膜トランジスタTFT および透明画素電極ITO1が形成され、上部透明ガラ ス基板SUB2側にはカラーフィルタFIL、遮光用ブ ラックマトリクスパターンBMが形成されている。下部 透明ガラス基板SUB1は例えば1.1mm程度の厚さで 構成されている。また、透明ガラス基板SUB1、SU B2の両面にはディップ処理等によって形成された酸化 シリコン膜SIOが設けられている。このため、透明ガ ラス基板SUB1、SUB2の表面に鋭い傷があったと しても、鋭い傷を酸化シリコン膜SIOで覆うことがで きるので、その上にデポジットされる走査信号線GL、 遮光膜BM等の膜質を均質に保つことができる。

【0047】上部透明ガラス基板SUB2の内側(液晶 LC側)の表面には、遮光膜BM、カラーフィルタFI L、保護膜PSV2、共通透明画素電極ITO2(CO M) および上部配向膜ORI2が順次積層して設けられ ている。

【0048】 《マトリクス周辺の概要》 図9は上下のガ ラス基板 SUB1、SUB2を含む表示パネルPNLの マトリクス(AR)周辺の要部平面を、図10はその周 辺部をさらに誇張した平面を、図11は図9および図1 0のパネル左上角部に対応するシール部SL付近の拡大 平面を示す図である。また、図5は前述のように図4の 断面を中央にして、左側に図11の12-12切断線に おける断面を、右側に映像信号駆動用回路が接続される べき外部接続端子DTM付近の断面を示す図である。同 様に図12は、左側に走査回路が接続されるべき外部接 統端子GTM付近の断面を、右側に外部接続端子が無い ところのシール部付近の断面を示す図である。

【0049】このパネルの製造では、小さいサイズであ ればスループット向上のため1枚のガラス基板で複数個

分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図9~図11は後者の例を示す もので、図9、図10の両図とも上下基板SUB1、S UB2の切断後を、図11は切断前を表しており、LN は両基板の切断前の縁を、CT1とCT2はそれぞれ基 板SUB1、SUB2の切断すべき位置を示す。いずれ の場合も、完成状態では外部接続端子群Tg、Td(添 字略)が存在する(図で上下辺と左辺の)部分はそれら を露出するように上側基板SUB2の大きさが下側基板 SUB1よりも内側に制限されている。端子群Tg、T dはそれぞれ後述する走査回路接続用端子GTM、映像 信号回路接続用端子DTMとそれらの引出配線部を集積 回路チップCHIが搭載されたテープキャリアパッケー ジTCP (図2、図13) の単位に複数本まとめて名付 けたものである。各群のマトリクス部から外部接続端子 部に至るまでの引出配線は、両端に近づくにつれ傾斜し ている。これは、パッケージTCPの配列ピッチおよび 各パッケージTCPにおける接続端子ピッチに表示パネ ルPNLの端子DTM、GTMを合わせるためである。 【0050】透明ガラス基板SUB1、SUB2の間に はその縁に沿って、液晶封入口INJを除き、液晶しC を封止するようにシールパターンSLが形成される。シ ール材は例えばエポキシ樹脂からなる。上部透明ガラス 基板SUB2側の共通透明画素電極ITO2は、少なく とも一箇所において、本例ではパネルの4角で銀ペース ト材AGPによって下部透明ガラス基板SUB1側に形 30 成されたその引出配線 INTに接続されている。この引 出配線INTは後述するゲート端子GTM、ドレイン端 子DTMと同一製造工程で形成される。

12

【0051】配向膜ORI1、ORI2、透明画素電極 ITO1、共通透明画素電極ITO2、それぞれの層 は、シールパターンSLの内側に形成される。偏光板P OL1、POL2はそれぞれ下部透明ガラス基板SUB 1、上部透明ガラス基板SUB2の外側の表面に形成さ れている。液晶LCは液晶分子の向きを設定する下部配 向膜ORI1と上部配向膜ORI2との間でシールパタ ーンSLで仕切られた領域に封入されている。下部配向 膜ORI1は下部透明ガラス基板SUB1側の保護膜P ·SV1の上部に形成される。

【0052】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板SUB2 側に形成し、下部透明ガラス基板 SUB1と上部透明ガ ラス基板SUB2とを重ね合わせ、シール材SLの開口 部INJから液晶LCを注入し、注入口INJをエポキ シ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【0053】 《海膜トランジスタTFT》 薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソースードレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0054】各画素の薄膜トランジスタTFTは、画素 内において2つ(複数)に分割され、薄膜トランジスタ (分割薄膜トランジスタ) TFT1およびTFT2で構 成されている。 薄膜トランジスタTFT1、TFT2の それぞれは実質的に同一サイズ(チャネル長、チャネル 幅が同じ)で構成されている。この分割された薄膜トラ ンジスタTFT1、TFT2のそれぞれは、ゲート電極 GT、ゲート絶縁膜GI、i型(真性、intrinsic、導 電型決定不純物がドープされていない) 非晶質シリコン (Si) からなるi型半導体層AS、一対のソース電極 SD1、ドレイン電極SD2を有す。なお、ソース、ド レインは本来その間のバイアス極性によって決まるもの で、この液晶表示装置の回路ではその極性は動作中反転 するので、ソース、ドレインは動作中入れ替わると理解 されたい。しかし、以下の説明では、便宜上一方をソー ス、他方をドレインと固定して表現する。

【0055】 〈ゲート電極GT〉 ゲート電極GTは図4に示すように、走査信号線GLから垂直方向(図4において上方向)に突出する形状で構成されている(T字形状に分岐されている)。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に(共通ゲート電極として)構成されており、走査信号線GLに連続して形成されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2は例えばスパッタで形成されたアルミニウム(A1)膜を用い、1000~5500 A程度の膜厚で形成する。また、ゲート電極GT上にはA1の陽極酸化膜AOFが設けられている。

【0056】このゲート電極GTは図4、図5に示されているように、i型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。したがって、下部透明ガラス基板SUB1の下方に螢光管等のバックライトBLを取り付けた場合、この不透明なA1からなるゲート電極GTが影となって、i型半導体層ASにはバックライト光が当たらず、光照射による導電現象すなわち薄膜トランジスタTFTのオフ特性劣化は起きにくくなる。なお、ゲート電極GTの本来の大きさは、ソース電極SD1とドレイン電極SD2との間をまたがるに最低限必要な(ゲート電極GTとソース電極SD1、ドレイン電極SD2との位置合わせ余裕分も含めて)幅を持ち、チャネル幅Wを決めるその奥行き長さはソース電極SD1とドレイン電極SD2との間の距離(チャネル長)Lとの比、すなわち相互コンダクタンス

gmを決定するファクタW/Lをいくつにするかによって 決められる。この液晶表示装置におけるゲート電極GT の大きさはもちろん、上述した本来の大きさよりも大き くされる。

【0057】 〈走査信号線GL〉 走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 2 導電膜g2はゲート電極GTの第2 導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。ま た、走査信号線GL上にもAlの陽極酸化膜AOFが設 10 けられている。

【0058】 《絶縁膜GI》 絶縁膜GIは薄膜トランジスタTFT1、TFT2のそれぞれのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIは例えばプラズマCVDで形成された窒化シリコン膜を用い、1200~2700人の膜厚(この液晶表示装置では、2000人程度の膜厚)で形成する。ゲート絶縁膜GIは図11に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTM 20 を露出するよう除去されている。

【0059】 (i型半導体層AS) i型半導体層AS は、図4に示すように、複数に分割された薄膜トランジスタTFT1、TFT2のそれぞれのチャネル形成領域として使用される。 i型半導体層ASは非晶質シリコン膜または多結晶シリコン膜で形成し、200~2200 人の膜厚(この液晶表示装置では、2000人程度の膜厚)で形成する。

【0060】このi型半導体層ASは、供給ガスの成分を変えてSi3N4からなるゲート絶縁膜として使用される絶縁膜GIの形成に連続して、同じプラズマCVD装置で、しかもそのプラズマCVD装置から外部に露出することなく形成される。また、オーミックコンタクト用のリン(P)を2.5%ドープしたN+型半導体層d0(図5)も同様に連続して200~500Aの膜厚(この液晶表示装置では、300A程度の膜厚)で形成される。しかる後、下部透明ガラス基板SUB1はCVD装置から外に取り出され、写真処理技術によりN+型半導体層d0およびi型半導体層ASは図4、図5に示すように独立した島状にパターニングされる。

7 【0061】i型半導体層ASは、図4、図5に示すように、走査信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減する。

【0062】 (透明画素電極 I T O 1) 透明画素電極 I T O 1 は液晶表示部の画素電極の一方を構成する。

【0063】透明画素電極ITO1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの

-,

1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。なお、2つの薄膜トランジスタ TFT1、TFT2に同時に欠陥が発生することは稀で あり、このような冗長方式により点欠陥や線欠陥の確率 を極めて小さくすることができる。透明画素電極ITO 1は第1導電膜は1によって構成されており、この第1 導電膜 d 1 はスパッタリングで形成された透明導電膜

(Indium-Tin-Oxide ITO:ネサ膜) からなり、10 00~2000人の膜厚(この液晶表示装置では、14 00 A程度の膜厚) で形成される。

【0064】 《ソース電極SD1、ドレイン電極SD 2) 複数に分割された薄膜トランジスタTFT1、TF T2のそれぞれのソース電極SD1とドレイン電極SD 2とは、図4、図5に示すように、i型半導体層AS上 にそれぞれ離隔して設けられている。

【0065】ソース電極SD1、ドレイン電極SD2の それぞれは、N⁺型半導体層 d O に接触する下層側か ら、第2導電膜d2、第3導電膜d3を順次重ね合わせ て構成されている。ソース電極SD1の第2導電膜d2 および第3導電膜d3は、ドレイン電極SD2の第2導 電膜 d 2 および第3導電膜 d 3と同一製造工程で形成さ れる。

【0066】第2導電膜d2はスパッタで形成したクロ ム (Cr) 膜を用い、500~1000Aの膜厚 (この 液晶表示装置では、600人程度の膜厚)で形成する。 Cr膜は膜厚を厚く形成するとストレスが大きくなるの で、2000 A 程度の膜厚を越えない範囲で形成する。 Cr膜はN⁺型半導体層dOとの接触が良好である。C r膜は後述する第3導電膜d3のA1がN+型半導体層 dOに拡散することを防止するいわゆるバリア層を構成 する。第2導電膜 d 2として、C r 膜の他に高融点金属 (Mo、Ti、Ta、W) 膜、高融点金属シリサイド (MoSi2、TiSi2、TaSi2、WSi2) 膜を用 いてもよい。

【0067】第3導電膜d3はAlのスパッタリングで 3000~5000人の膜厚(この液晶表示装置では、 4000A程度の膜厚) に形成される。AI膜はCr膜 に比べてストレスが小さく、厚い膜厚に形成することが 可能で、ソース電極SD1、ドレイン電極SD2および 映像信号線DLの抵抗値を低減するように構成されてい る。第3導電膜d3として純A1膜の他にシリコンや銅 (Cu)を添加物として含有させたAI膜を用いてもよ い。

【0068】第2導電膜d2、第3導電膜d3を同じマ スクパターンでパターニングした後、同じマスクを用い て、あるいは第2導電膜d2、第3導電膜d3をマスク として、N⁺型半導体層dOが除去される。つまり、i 型半導体層 Λ S 上に残っていた N + 型半導体層 d O は第

2 導電膜 d 2、第3 導電膜 d 3 以外の部分がセルフアラ インで除去される。このとき、N+型半導体層dOはそ の厚さ分は全て除去されるようエッチングされるので、 i 型半導体層ASも若干その表面部分がエッチングされ るが、その程度はエッチング時間で制御すればよい。 【0069】ソース電極SD1は透明画素電極ITO1 に接続されている。ソース電極SD1は、i型半導体層 AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの 膜厚、i型半導体層ASの膜厚およびN+型半導体層 d 10 0の膜厚を加算した膜厚に相当する段差)に沿って構成 されている。具体的には、ソース電極SD1は、i型半 導体層ASの段差に沿って形成された第2導電膜 d 2 と、この第2導電膜d2の上部に形成した第3導電膜d 3とで構成されている。ソース電極SD1の第3導電膜 d3は第2導電膜d2のCr膜がストレスの増大から厚 く形成できず、i型半導体層ASの段差形状を乗り越え られないので、このi型半導体層ASを乗り越えるため に構成されている。つまり、第3導電膜d3は厚く形成 することでステップカバレッジを向上している。第3導

【0070】 〈保護膜PSV1〉 薄膜トランジスタTF Tおよび透明画素電極 I TO1上には保護膜PSV1が 設けられている。保護膜PSV1は主に薄膜トランジス タTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 膜PSV1は例えばプラズマCVD装置で形成した酸化 シリコン膜や窒化シリコン膜で形成されており、1 μm 30 程度の膜厚で形成する。

電膜d3は厚く形成できるので、ソース電極SD1の抵

抗値(ドレイン電極SD2や映像信号線DLについても

同様)の低減に大きく寄与している。

【0071】保護膜PSV1は図11に示すように、マ トリクス部ARの全体を囲むように形成され、周辺部は 外部接続端子DTM、GTMを露出するよう除去され、 また上基板側SUB2の共通電極COMを下側基板SU B1の外部接続端子接続用引出配線 INTに銀ペースト AGPで接続する部分も除去されている。保護膜PSV 1とゲート絶縁膜GIの厚さ関係に関しては、前者は保 護効果を考え厚くされ、後者はトランジスタの相互コン ダクタンスgmを薄くされる。したがって、図11に示 40 すように、保護効果の高い保護膜PSV1は周辺部もで きるだけ広い範囲に亘って保護するようゲート絶縁膜G 「よりも大きく形成されている。

【0072】 (遮光膜BM) 上部透明ガラス基板SUB 2側には、外部光 (図5では上方からの光) がチャネル 形成領域として使用されるi型半導体層ASに入射され ないように、遮光膜BMが設けられ、遮光膜BMは図4 に示すようなパターンとされている。遮光膜BMは光に 対する遮蔽性が高い例えばアルミニウム膜やクロム膜等 で形成されており、この液晶表示装置ではクロム膜がス 50 パッタリングで1300A程度の膜厚に形成される。

【0073】したがって、薄膜トランジスタTFT1、TFT2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、その部分は外部の自然光やバックライト光が当たらなくなる。遮光膜BMは図4に示すように、画素の周囲に形成され、つまり遮光膜BMは格子状に形成され(ブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。したがって、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0074】また、透明画素電極ITO1のラビング方向の根本側のエッジ部に対向する部分(図4右下部分)が遮光膜BMによって遮光されているから、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。

【0075】なお、バックライトを上部透明ガラス基板 SUB2側に取り付け、下部透明ガラス基板SUB1を 観察側(外部露出側)とすることもできる。

【0076】遮光膜BMは周辺部にも図10に示すように額縁状のパターンに形成され、そのパターンはドット状に複数の開口を設けた図4に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図5、図10~図12に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0077】 《カラーフィルタFIL》カラーフィルタFILはアクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。カラーフィルタFILは画素に対向する位置にストライプ状に形成され(図4)、染め分けられている。カラーフィルタFILは図4に示すように透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1のエッジ部分と重なるよう透明画素電極ITO1の周縁部より内側に形成されている。

【0078】カラーフィルタFILは次のように形成することができる。まず、上部透明ガラス基板SUB2の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

【0079】 〈保護膜PSV2〉 保護膜PSV2はカラーフィルタFILを異なる色に染め分けた染料が液晶し Cに漏れることを防止するために設けられている。保護 膜PSV2は例えばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【0080】〈共通透明画素電極ITO2〉共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本例では、

10 コモン電圧Vcomは映像信号線DLに印加されるロウレベルの駆動電圧Vdminとハイレベルの駆動電圧Vdmaxとの中間電位に設定されるが、映像信号駆動用回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図10、図11を参照された

【0081】 《ゲート端子部》図6は表示マトリクスの 走査信号線GLからその外部接続端子GTMまでの接続 構造を示す図であり、(A)は平面であり(B)は

(A) のB-B切断線における断面を示している。なお、同図は図11下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。

【0082】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。したがって、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAL層g2は表面にその酸化物A12O3膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。

【0083】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は簡状にパタ40 ーニングされている。これは、Al層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。したがって、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。

【0084】ゲート端子GTMは酸化珪素SIO層と接着性が良くA1等よりも耐電触性の高いCr層g1と、さらにその表面を保護し画素電極ITO1と同レベル(同層、同時形成)の透明導電層d1とで構成されてい

0

50

30

る。なお、ゲート絶縁膜GI上およびその側面部に形成された導電層d2およびd3は、導電層d3やd2のエッチング時ピンホール等が原因で導電層g2やg1が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。また、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策をさらに万全とさせたものである。

【0085】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図11に示すように上下に複数本並べられ端子群Tg

(図10、図11)が構成され、ゲート端子の左端は、製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜ORI1のラビング時等の静電破壊防止に役立つ。

【0086】《ドレイン端子DTM》図7は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB-B切断線における断面を示す。なお、同図は図11右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部(または下端部)に該当する。

【0087】TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 到達することなく終端しているが、ドレイン端子DTM は、図11に示すように端子群Td(添字省略)を構成 し基板SUB1の切断線CT1を越えてさらに延長さ れ、製造過程中は静電破壊防止のためその全てが互いに 配線SHdによって短絡される。検査端子TSTdが存 在する映像信号線DLのマトリクスを挟んで反対側には ドレイン接続端子が接続され、逆にドレイン接続端子D TMが存在する映像信号線DLのマトリクスを挟んで反 対側には検査端子が接続される。

【0088】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層glおよびITO層dlの2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。AOは前述

した陽極酸化マスクでありその境界線はマトリクス全体を大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層 g 2 が存在しないのでこのパターンは直接は関係しない。

【0089】マトリクス部からドレイン端子部DTMまでの引出配線は図5の(c)部にも示されるように、ドレイン端子部DTMと同じレベルの層d1、g1のすぐ上に映像信号線DLと同じレベルの層d2、d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いAl層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。

【0090】 《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図8に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0091】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。Yは走査信号線GLを意味し、添字1、2、3、…、endは走査タイミングの順序にしたがって付加されている。

【0092】映像信号線X(添字省略)は上側の映像信号駆動用回路Heに接続されている。すなわち、映像信号線Xは、走査信号線Yと同様に、液晶表示パネルPN しの片側のみに端子が引き出されている。

【0093】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

80 【0094】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【0095】以上本発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、図1、図2に示したテープキャリアパッケージTCPの形状、構成では種々のものが考えられる。また、前記実施の形態では、端子ばらけ防止用ベースフィルムBF2にグランド線GND(あるいは電源線)を形成したが、回路基板PCB1にもさらにグランド線GND(あるいは電源線)を形成してもよい。また、テープキャリアパッケージTCPが実装される回路基板としては、ガラスエポキシ等からなる置いプリント基板、あるいはポリイミド樹脂等からなる柔軟なFPC等が使用可能である。また、本発明は、縦電界方式のアクティブマトリクス方式の液晶表示装置に適用した例を示したが、横電界方式やCOG

iO (チップオンガラス)方式の液晶表示装置にも、また、

21

単純マトリクス方式の液晶表示装置にも適用可能なことは言うまでもない。さらに、本発明は、液晶表示装置に限らず、各種表示装置、カメラ、ラジオ、電卓等の各種電子・電気機器等、テープキャリアパッケージを実装する製品に幅広く適用することができる。

[0096]

【発明の効果】以上説明したように、本発明によれば、各テープキャリアパッケージの端子ばらけ防止用ベースフィルムにグランド線、電源線、あるいは信号線の配線を形成し、該配線どうしを電気的に接続するとともに、回路基板の層数を増加することなく、グランド線や電源線の面積を十分確保することができる。したがって、EMI対策を強化するとともに、該回路基板の幅を縮小することができ、その結果、液晶表示装置等の機器の小型化、軽量化、大画面化、および表示品質の安定化を実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態のテープキャリアパッケージTCPの要部概略平面図(下面図)である。

【図2】(a)は図1に示したテープキャリアパッケージTCPを、液晶表示パネルPNLと駆動用回路基板PCB1に実装した様子を示す概略断面図、(b)は図1に示した複数枚のテープキャリアパッケージTCPの一部を重ね合わせて配列実装した様子を示す概略斜視図、

(c)はベースフィルムBF2の重ね合わせた部分の要部断面図である。

【図3】本発明が適用可能なアクティブ・マトリックス 方式のカラー液晶表示装置の液晶表示モジュールMDL の分解斜視図である。

【図4】液晶表示部の一画素とその周辺を示す要部平面 図である。

【図5】マトリクスの画素部を中央(b)に、両側

(a)、(c)にパネル角付近と映像信号端子部付近を 示す断面図である。

【図6】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。

【図7】ドレイン端子DTMと映像信号線DLとの接続 部付近を示す平面と断面の図である。

【図8】アクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部を示す等価回路図である。

【図9】液晶表示パネルPNLのマトリクス周辺部の構

成を説明するための平面図である。

【図10】図9の周辺部をやや誇張しさらに具体的に説明するためのパネル平面図である。

【図11】上下基板の電気的接続部を含む液晶表示パネルPNLの角部の拡大平面図である。

【図12】左側に走査信号端子GTM、右側に外部接続 端子の無いパネル縁部分を示す断面図である。

【図13】テープキャリアパッケージTCPを液晶表示 パネルPNLの映像信号回路用端子DTMに接続した状 10 態を示す要部断面図である。

【図14】シールドケースSHD内に液晶表示パネルPNLと回路基板PCB1~3が組み込まれた下面図、A-A切断線における断面図、A-A切断線における断面図、B-B切断線における断面図、C-C切断線における断面図、D-D切断線における断面図である。

【図15】テープキャリアパッケージTCPを実装しない回路基板PCB1~3の詳細下面図である。

【図16】液晶表示モジュールMDLを実装したノート ブック型のパソコン、あるいはワープロの斜視図であ 20 る。


【図17】従来のテープキャリアパッケージTCPの平 面図である。

【図18】駆動用回路を構成する集積回路チップCHI がフレキシブル配線基板に搭載された従来のテープキャ リアパッケージTCPの断面構造を示す図である。


【図19】従来のテープキャリアパッケージTCPと液晶表示パネルPNLおよび駆動用回路基板PCB1との電気的接続を示す要部断面図である。

【符号の説明】

30 TCP…テープキャリアパッケージ、TTB…テープキャリアパッケージの入力端子、BF1…ベースフィルム、BF2…端子ばらけ防止用ベースフィルム、CHI…液晶駆動用ICチップ、PRE…封止用樹脂(モールドレジン)、GND…グランド線、GNDT…グランド線接続用配線、SLT…スリット、CH1、CH2…グランド線の貫通穴、BH1、BH2…ベースフィルム(BF2)の貫通穴、BPAD…回路基板の出力端子のパッド、GNPAD…グランド線接続用パッド、SOL…半田層、TTM…テープキャリアパッケージの出力端40 子、DTM…映像信号線の外部接続端子、ACF…異方性導電膜、OVL…ベースフィルム(BF2)の重複部、SRS…ソルダレジスト膜。




【図3】




[図13] 【図4】 図13 図 4 POL2 SIO (テープキャリアパッケージ) SUB2 TCP (ペースフィルム) BFI <u>DTM (Td)</u> TM BIN 接着物 GL (g2) ー (ゲートライン) 同 _ g 2 d 2, d 3 Cadd (画素電極) TOL (d1) (付加容量) BPX вм-SUB1 (プラック 810 DL (d 1, d 2)ー (データライン) マトリクス ACP 興方性事間期 LĊD POL1 GT(g2) (ゲート電極) AS. (非品質Si) SD2(d2,d3) (ドレイン電極) SD1 (d2,d3)′ (ソース電極) ·P [15 (カラーフィルタ)

<u>网</u>


【図5】



[図6]




[図7]




【図18】


図18




【図9】



【図10】



[図11]



【図12】






図14 FGN HI CT

【図14】


【図15】






【図16】

図16



【図17】



TCP・・・テープキャリアパッケージ

BF1.BF2・・・ペースフィルム

TTB・・・入力端子 TTM・・・出力端子


CH1・・・半導体集積回路チップ

PRE・・・封止用樹脂 SRS・・・ソルダーレジスト

HL・・・位置決め穴

【図19】

図19



フロントページの続き

(72)発明者 池田 和文

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 髙森 正典

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内